Este tutorial detalhado aborda como configurar e usar o NGSpice em conjunto com o OpenVAF para simular componentes analógicos modelados em Verilog-A. Vamos explicar como configurar o ambiente, converter modelos Verilog-A para um formato que o NGSpice pode entender, além de explicar o papel e funcionamento de cada ferramenta, incluindo o OSDI.

Ferramentas Utilizadas

1. NGSpice: Um simulador de circuitos analógicos, digitais e mistos baseado no SPICE. Ele simula circuitos elétricos descritos em linguagem SPICE. Para simular modelos Verilog-A, o NGSpice utiliza o OSDI.
2. OpenVAF: O Open Verilog-A Frontend (OpenVAF) é uma ferramenta que converte arquivos Verilog-A em um formato especial (.osdi) que o NGSpice pode simular diretamente com o OSDI ativado.
3. Verilog-A: Uma linguagem de descrição de hardware voltada para a modelagem de componentes analógicos, como resistores, capacitores, transistores, e outros dispositivos de circuitos elétricos contínuos.

O que é OSDI?

OSDI (Open Simulation Data Interface) é uma interface no NGSpice que permite simular modelos Verilog-A e outros componentes analógicos. O OSDI habilita o NGSpice a interpretar diretamente os modelos descritos em Verilog-A. Ele funciona como um intérprete para essas descrições, permitindo que os arquivos .osdi gerados pelo OpenVAF sejam usados diretamente nas simulações SPICE.

Função do OSDI:

• Integração de Modelos Verilog-A: O OSDI permite que modelos analógicos descritos em Verilog-A sejam integrados ao fluxo de simulação SPICE. O OpenVAF converte o código Verilog-A em um arquivo OSDI, e o NGSpice simula esse modelo através da interface OSDI.
• Processamento de Circuitos Mistos: O OSDI pode ser usado para combinar a simulação de circuitos analógicos (Verilog-A) com lógica digital e circuitos SPICE, permitindo simulações complexas de sistemas mistos.

O OSDI é ativado no NGSpice com a flag --enable-osdi durante a configuração e é uma parte crítica do processo para simular modelos Verilog-A gerados pelo OpenVAF.

Passo 1: Instalar Dependências

Primeiramente, instale as bibliotecas e ferramentas necessárias para compilar e configurar o NGSpice e o OpenVAF. Execute o seguinte comando no Ubuntu:

sudo apt-get update
sudo apt-get install libxaw7-dev libtool automake autoconf bison flex libreadline-dev libreadline6-dev gperf cmake

Passo 2: Baixar e Compilar o NGSpice com Suporte ao OSDI

Agora, vamos configurar e compilar o NGSpice com suporte ao OSDI, que permitirá a integração dos arquivos gerados pelo OpenVAF.

a) Baixar o NGSpice

Baixe o código-fonte do NGSpice:

git clone https://git.code.sf.net/p/ngspice/ngspice ngspice
cd ngspice

b) Configurar o NGSpice com Suporte ao OSDI

Para habilitar o OSDI no NGSpice, configure-o com o seguinte comando:

./autogen.sh
mkdir release
cd release
../configure --with-x --enable-osdi

• --with-x: Habilita o suporte à interface gráfica (opcional).
• --enable-osdi: Ativa o OSDI, permitindo que o NGSpice simule arquivos Verilog-A convertidos para o formato OSDI.

c) Compilar o NGSpice

Compile o NGSpice com o seguinte comando:

make -j$(nproc)

Esse comando compila o NGSpice com todos os recursos ativados, incluindo o OSDI.

Passo 3: Baixar e Compilar o OpenVAF

Agora, precisamos baixar e compilar o OpenVAF, que converterá nossos arquivos Verilog-A para o formato OSDI.

a) Baixar o OpenVAF

Baixe o OpenVAF usando o comando wget:

wget https://openvaf.semimod.de/download/openvaf-v1.0.0.tar.gz

b) Descompactar e Compilar o OpenVAF

Descompacte o arquivo baixado e compile o OpenVAF com os seguintes comandos:

tar -xvzf openvaf-v1.0.0.tar.gz
cd openvaf-v1.0.0
mkdir build
cd build
cmake ..
make -j$(nproc)
sudo make install

Isso instala o OpenVAF no sistema, permitindo que você o use para converter arquivos Verilog-A.

Passo 4: Criar e Converter um Arquivo Verilog-A com OpenVAF

Agora que o OpenVAF está instalado, vamos criar um arquivo Verilog-A e convertê-lo para o formato OSDI usando o OpenVAF.

a) Criar o Arquivo Verilog-A

Crie um arquivo Verilog-A chamado res_model.va (evitando o uso de palavras reservadas como resistor) com o seguinte conteúdo:

`include "disciplines.vams"

module res_model(p, n);
    inout p, n;
    electrical p, n;
    parameter real r = 1k;  // Resistência de 1k ohm

    analog begin
        V(p, n) <+ I(p, n) * r;  // Lei de Ohm: V = I * R
    end
endmodule

b) Converter o Arquivo Verilog-A com o OpenVAF

Agora, use o OpenVAF para converter o arquivo Verilog-A em um arquivo .osdi:

openvaf res_model.va

O OpenVAF gera um arquivo .osdi (neste caso, res_model.osdi) no mesmo diretório.

Passo 5: Integrar o Arquivo .osdi no NGSpice

Agora que o arquivo .osdi foi gerado, podemos integrá-lo no NGSpice para simulação.

a) Criar o Netlist SPICE

Crie um arquivo test.cir que utiliza o arquivo .osdi gerado:

* Teste de modelo de resistor convertido pelo OpenVAF

osdi res_model.osdi  ; Incluir o arquivo OSDI gerado pelo OpenVAF

V1 p 0 dc 1          ; Fonte de 1V
X1 p 0 res_model     ; Instanciar o modelo convertido

.control
    tran 1n 10n      ; Simulação no domínio do tempo por 10ns
    print V(p)       ; Mostrar a tensão no nó p
.endc

.end

Aqui, a diretiva osdi carrega o arquivo .osdi gerado pelo OpenVAF, e o modelo res_model é instanciado no circuito.

Passo 6: Executar a Simulação no NGSpice

Agora, execute a simulação no NGSpice:

./src/ngspice test.cir

O NGSpice processará o arquivo .osdi gerado pelo OpenVAF e executará a simulação, mostrando a tensão no nó p, que será de 1V (de acordo com a Lei de Ohm para um resistor de 1kΩ).

Explicações Adicionais

1. Por que evitar palavras reservadas?
   Usar palavras como resistor pode causar conflitos, pois essas palavras podem já estar reservadas no Verilog-A ou no NGSpice. Para evitar problemas, optamos por um nome alternativo como res_model.
2. O que é OpenVAF?
   O OpenVAF é um frontend que processa arquivos Verilog-A e os converte em um formato (.osdi) que o NGSpice pode simular diretamente. Ele elimina a necessidade de ferramentas de conversão externas.
3. O que é OSDI?
   OSDI (Open Simulation Data Interface) é uma interface no NGSpice que permite a simulação de componentes descritos em Verilog-A. Ele processa diretamente os arquivos .osdi gerados pelo OpenVAF, permitindo simulações analógicas e mistas.

Conclusão

Seguindo este tutorial, você agora pode usar o NGSpice com suporte ao OSDI e ao OpenVAF para simular diretamente componentes modelados em Verilog-A. Além disso, explicamos o papel do OSDI como a interface que integra a simulação de modelos Verilog-A ao fluxo SPICE, permitindo simulações mistas e complexas.

Este tutorial detalhado aborda como configurar e usar o NGSpice em conjunto com o OpenVAF para simular componentes analógicos modelados em Verilog-A. Vamos explicar como configurar o ambiente, converter modelos Verilog-A para um formato que o NGSpice pode entender, além de explicar o papel e funcionamento de cada ferramenta, incluindo o OSDI.

Ferramentas Utilizadas

1. NGSpice: Um simulador de circuitos analógicos, digitais e mistos baseado no SPICE. Ele simula circuitos elétricos descritos em linguagem SPICE. Para simular modelos Verilog-A, o NGSpice utiliza o OSDI.
2. OpenVAF: O Open Verilog-A Frontend (OpenVAF) é uma ferramenta que converte arquivos Verilog-A em um formato especial (.osdi) que o NGSpice pode simular diretamente com o OSDI ativado.
3. Verilog-A: Uma linguagem de descrição de hardware voltada para a modelagem de componentes analógicos, como resistores, capacitores, transistores, e outros dispositivos de circuitos elétricos contínuos.

O que é OSDI?

OSDI (Open Simulation Data Interface) é uma interface no NGSpice que permite simular modelos Verilog-A e outros componentes analógicos. O OSDI habilita o NGSpice a interpretar diretamente os modelos descritos em Verilog-A. Ele funciona como um intérprete para essas descrições, permitindo que os arquivos .osdi gerados pelo OpenVAF sejam usados diretamente nas simulações SPICE.

Função do OSDI:

• Integração de Modelos Verilog-A: O OSDI permite que modelos analógicos descritos em Verilog-A sejam integrados ao fluxo de simulação SPICE. O OpenVAF converte o código Verilog-A em um arquivo OSDI, e o NGSpice simula esse modelo através da interface OSDI.
• Processamento de Circuitos Mistos: O OSDI pode ser usado para combinar a simulação de circuitos analógicos (Verilog-A) com lógica digital e circuitos SPICE, permitindo simulações complexas de sistemas mistos.

O OSDI é ativado no NGSpice com a flag --enable-osdi durante a configuração e é uma parte crítica do processo para simular modelos Verilog-A gerados pelo OpenVAF.

Passo 1: Instalar Dependências

Primeiramente, instale as bibliotecas e ferramentas necessárias para compilar e configurar o NGSpice e o OpenVAF. Execute o seguinte comando no Ubuntu:

sudo apt-get update
sudo apt-get install libxaw7-dev libtool automake autoconf bison flex libreadline-dev libreadline6-dev gperf cmake

Passo 2: Baixar e Compilar o NGSpice com Suporte ao OSDI

Agora, vamos configurar e compilar o NGSpice com suporte ao OSDI, que permitirá a integração dos arquivos gerados pelo OpenVAF.

a) Baixar o NGSpice

Baixe o código-fonte do NGSpice:

git clone https://git.code.sf.net/p/ngspice/ngspice ngspice
cd ngspice

b) Configurar o NGSpice com Suporte ao OSDI

Para habilitar o OSDI no NGSpice, configure-o com o seguinte comando:

./autogen.sh
mkdir release
cd release
../configure --with-x --enable-osdi

• --with-x: Habilita o suporte à interface gráfica (opcional).
• --enable-osdi: Ativa o OSDI, permitindo que o NGSpice simule arquivos Verilog-A convertidos para o formato OSDI.

c) Compilar o NGSpice

Compile o NGSpice com o seguinte comando:

make -j$(nproc)

Esse comando compila o NGSpice com todos os recursos ativados, incluindo o OSDI.

Passo 3: Baixar e Compilar o OpenVAF

Agora, precisamos baixar e compilar o OpenVAF, que converterá nossos arquivos Verilog-A para o formato OSDI.

a) Baixar o OpenVAF

Baixe o OpenVAF usando o comando wget:

wget https://openvaf.semimod.de/download/openvaf-v1.0.0.tar.gz

b) Descompactar e Compilar o OpenVAF

Descompacte o arquivo baixado e compile o OpenVAF com os seguintes comandos:

tar -xvzf openvaf-v1.0.0.tar.gz
cd openvaf-v1.0.0
mkdir build
cd build
cmake ..
make -j$(nproc)
sudo make install

Isso instala o OpenVAF no sistema, permitindo que você o use para converter arquivos Verilog-A.

Passo 4: Criar e Converter um Arquivo Verilog-A com OpenVAF

Agora que o OpenVAF está instalado, vamos criar um arquivo Verilog-A e convertê-lo para o formato OSDI usando o OpenVAF.

a) Criar o Arquivo Verilog-A

Crie um arquivo Verilog-A chamado res_model.va (evitando o uso de palavras reservadas como resistor) com o seguinte conteúdo:

`include "disciplines.vams"

module res_model(p, n);
    inout p, n;
    electrical p, n;
    parameter real r = 1k;  // Resistência de 1k ohm

    analog begin
        V(p, n) <+ I(p, n) * r;  // Lei de Ohm: V = I * R
    end
endmodule

b) Converter o Arquivo Verilog-A com o OpenVAF

Agora, use o OpenVAF para converter o arquivo Verilog-A em um arquivo .osdi:

openvaf res_model.va

O OpenVAF gera um arquivo .osdi (neste caso, res_model.osdi) no mesmo diretório.

Passo 5: Integrar o Arquivo .osdi no NGSpice

Agora que o arquivo .osdi foi gerado, podemos integrá-lo no NGSpice para simulação.

a) Criar o Netlist SPICE

Crie um arquivo test.cir que utiliza o arquivo .osdi gerado:

* Teste de modelo de resistor convertido pelo OpenVAF

osdi res_model.osdi  ; Incluir o arquivo OSDI gerado pelo OpenVAF

V1 p 0 dc 1          ; Fonte de 1V
X1 p 0 res_model     ; Instanciar o modelo convertido

.control
    tran 1n 10n      ; Simulação no domínio do tempo por 10ns
    print V(p)       ; Mostrar a tensão no nó p
.endc

.end

Aqui, a diretiva osdi carrega o arquivo .osdi gerado pelo OpenVAF, e o modelo res_model é instanciado no circuito.

Passo 6: Executar a Simulação no NGSpice

Agora, execute a simulação no NGSpice:

./src/ngspice test.cir

O NGSpice processará o arquivo .osdi gerado pelo OpenVAF e executará a simulação, mostrando a tensão no nó p, que será de 1V (de acordo com a Lei de Ohm para um resistor de 1kΩ).

Explicações Adicionais

1. Por que evitar palavras reservadas?
   Usar palavras como resistor pode causar conflitos, pois essas palavras podem já estar reservadas no Verilog-A ou no NGSpice. Para evitar problemas, optamos por um nome alternativo como res_model.
2. O que é OpenVAF?
   O OpenVAF é um frontend que processa arquivos Verilog-A e os converte em um formato (.osdi) que o NGSpice pode simular diretamente. Ele elimina a necessidade de ferramentas de conversão externas.
3. O que é OSDI?
   OSDI (Open Simulation Data Interface) é uma interface no NGSpice que permite a simulação de componentes descritos em Verilog-A. Ele processa diretamente os arquivos .osdi gerados pelo OpenVAF, permitindo simulações analógicas e mistas.

Conclusão

Seguindo este tutorial, você agora pode usar o NGSpice com suporte ao OSDI e ao OpenVAF para simular diretamente componentes modelados em Verilog-A. Além disso, explicamos o papel do OSDI como a interface que integra a simulação de modelos Verilog-A ao fluxo SPICE, permitindo simulações mistas e complexas.

The post Tutorial Completo: Simulação de Verilog-A com NGSpice e OpenVAF first appeared on Basicão da Eletrônica.

Este tutorial ensina como incluir código C++ e Verilog-A em simulações no QSpice, abordando desde a criação dos blocos até a execução das simulações. Você aprenderá a integrar funcionalidades complexas, permitindo simulações de circuitos digitais e analógicos, independentemente da complexidade.

Objetivo

Instruir engenheiros e desenvolvedores na integração de módulos de código C++ e Verilog-A em simulações no QSpice, facilitando a criação de modelos de circuitos digitais e analógicos complexos.

Requisitos

• QSpice instalado.
• Conhecimento básico de programação em C++ e Verilog-A.

Passo 1: Desenhar o Bloco Inicial

Desenhe o Bloco Inicial:

Este bloco será configurado para representar uma DLL, com suporte a funções digitais e analógicas.

No QSpice, desenhe um bloco que conterá o código usando Draw Hierarchical Entry.

Passo 2: Configuração do Bloco

Configuração do Bloco:

Clique com o botão direito no bloco desenhado no QSpice e selecione Show Symbol Properties.

No campo Symbol Type, altere para ∅, indicando que o bloco será tratado como uma DLL.

Adicionar Portas

Identifique o tipo de dado da porta, como iremos lidar com valores analógicos selecione Float 64 bits.

Adicione as portas de entrada e saída organize de forma a ficar coerente com suas funções.

Nomeie cada porta, Entrada e Saída.

Selecione o tipo de porta.

É importante a ordem que se adiciona as portas, portanto comecei pela porta de entrada, e então a de saída.

Nomeação:

• Nomeie o bloco de forma clara, como “ModuloAnalise”.

Passo 3: Escrever e Compilar Código C++

Abertura da Interface C++

Se necessário, crie um template.

Clique com o botão direito no bloco e selecione C++ Interface > Open C++ Source.

Ele irá te perguntar se deseja criar o arquivo com base num template padrão, neste caso responda sim.

Selecionando as Estruturas de código

Selecione as três primeiras opções.

Explicando o Código C++

Vamos explicar a estrutura do código C++ gerado para o QSpice e como ele interage com o circuito simulado.

• Struct sMEUPRIMEIROCOMPONENTE: O struct sMEUPRIMEIROCOMPONENTE é uma estrutura de dados que serve como um contêiner para armazenar o estado interno do componente durante a simulação. Ele é usado para preservar informações entre as diferentes chamadas da função meuprimeirocomponente. O opaque, que é um ponteiro para esta estrutura, permite que a função mantenha e manipule o estado do componente entre as simulações.
• Union uData: A union uData permite acessar diferentes tipos de dados usando a mesma área de memória. No QSpice, uData mapeia as variáveis de simulação para os tipos corretos, como double para valores de Entrada e Saída.
• Função meuprimeirocomponente: Esta função avalia o módulo de simulação, recebendo um ponteiro para sMEUPRIMEIROCOMPONENTE, o tempo t, e um array data de tipo uData, que mapeia as portas:
  cpp extern “C” __declspec(dllexport) void meuprimeirocomponente(struct sMEUPRIMEIROCOMPONENTE **opaque, double t, union uData *data) { double Entrada = data[0].d; double &Saida = data[1].d;
• Uso de uData: Permite que o código C++ acesse as portas do componente independentemente do tipo de dado subjacente.
• Inicialização de opaque: Se opaque não estiver inicializado, ele é alocado e zerado usando a função bzero:
if(!*opaque) {
*opaque = (struct sMEUPRIMEIROCOMPONENTE *) malloc(sizeof(struct sMEUPRIMEIROCOMPONENTE));
bzero(*opaque, sizeof(struct sMEUPRIMEIROCOMPONENTE));
}
• Bloco de Inicialização com bzero: A função bzero zera a memória alocada para sMEUPRIMEIROCOMPONENTE, garantindo que todos os campos comecem com valores definidos.

Escrever o Código C++

Após a inicialização do ponteiro opaque, o código que implementa a lógica do componente deve ser inserido logo após essa verificação e alocação. Este código representa a função principal do módulo, onde a lógica de simulação é implementada.

Por exemplo, se o módulo deve aplicar um ganho a um sinal de entrada, o código seria inserido da seguinte forma:

const float gain = 2.3;  // Definindo o ganho internamente
Saida = Entrada * gain;  // Aplicando o ganho à entrada

Neste trecho, o sinal de Entrada é multiplicado pelo valor fixo de gain para produzir o sinal de Saída. Esse código deve ser colocado logo após a inicialização do ponteiro opaque, dentro da função meuprimeirocomponente.

Compilar o Código

• Compile o código clicando com o botão direito no bloco e selecionando Compile.

Passo 4: Escrever e Compilar Código Verilog-A

Duplicar o Bloco:

• Copie o bloco criado no Passo 1 e renomeie-o para usá-lo com código Verilog-A.

Abertura da Interface Verilog-A:

• Clique com o botão direito no novo bloco e selecione Verilog Interface > Open Verilog Source.
• Crie um template Verilog-A se necessário.

Declarar Parâmetros e Portas no Verilog-A:

• Ordem das Portas e Parâmetros: A ordem das portas no código Verilog-A deve coincidir com a ordem no esquemático do QSpice para garantir o correto mapeamento dos sinais.
• Parâmetros Internos: Parâmetros como threshold, high_value, e low_value são fixos durante a simulação. Para modificá-los, pare a simulação, ajuste os valores no código, recompile e reinicie:
  module analog_module(input real vin, output real vout);
parameter real threshold = 0.5;
parameter real high_value = 1.0;
parameter real low_value = 0.0;

always @(vin)
vout = (vin > threshold) ? high_value : low_value;
endmodule
• Ajuste dos Parâmetros em Tempo de Simulação: Para ajustar os parâmetros durante a simulação, externalize-os através de portas:
  module analog_module(input real vin, input real vthresh, output real vout);
real high_value = 1.0;
real low_value = 0.0;
always @(vin)
vout = (vin > vthresh) ? high_value : low_value; endmodule

Compilar o Código:

• Compile o código Verilog-A. Após corrigir eventuais erros, o QSpice confirmará a criação da DLL.

Passo 5: Configurar e Executar a Simulação

Configuração da Simulação:

• Conhecimento em SPICE: Para configurar a simulação corretamente, é necessário um entendimento básico do SPICE, pois o processo envolve a construção de um circuito utilizando fontes de tensão e elementos de interconexão, como resistores e capacitores.
• Adicionar Fontes de Tensão: Insira uma fonte de tensão no circuito, de preferência uma senoidal, arbitrária ou exponencial, que forneça um sinal variável. Este sinal deve ser conectado à porta de Entrada de cada bloco X1 e X2.
• Adicionar Ground: Conecte o terminal negativo da fonte de tensão a um nó de ground (terra). Este passo é fundamental, pois o SPICE exige a presença de um nó de ground como referência para realizar as simulações.
• Conexão das Portas de Saída: A porta de Saída de cada bloco deve ser conectada a um fio (wire) que não se conecta a lugar algum. Isso é necessário para que, durante a simulação, os valores nas portas de saída possam ser medidos corretamente.

Execução da Simulação:

• Execute a simulação e observe as formas de onda na Entrada e Saída dos blocos. Verifique se os resultados obtidos estão de acordo com o comportamento esperado do circuito.

Análise dos Resultados:

• Verifique se o comportamento do circuito está de acordo com as expectativas. Ajuste parâmetros e recompile, se necessário.

Exemplos Avançados

Explore o exemplo Practical Switch Mode Power Supply no QSpice:

• Navegue até File > Open Demo.
• Estude o exemplo para aprender como integrar modelos complexos com C++ e Verilog-A.

Dicas Avançadas

• Simulação Mista: Combine circuitos analógicos e digitais dentro do QSpice para criar simulações complexas.
• Automatização com Scripts: Use C++ para automatizar processos dentro das simulações, como detectar estados específicos e ajustar parâmetros dinamicamente.

Referências

• Engelhardt, M. (2023). How to Include C++ and Verilog in QSpice Simulations. YouTube.
• Accellera Systems Initiative. (2019). Verilog-AMS Language Reference Manual Version 2.4. Accellera.

Este tutorial foi elaborado para guiá-lo na integração de C++ e Verilog-A em suas simulações no QSpice. Se você quiser ver este tutorial em ação, convido você a assistir ao vídeo no YouTube. Não deixe de visitar o canal, inscrever-se, curtir o vídeo e comentar com suas dúvidas e sugestões. Sua participação é muito importante!

The post Tutorial: Integrando C++ e Verilog-A em Simulações no QSpice first appeared on Basicão da Eletrônica.